(1)布局整体紧凑,一般放置在主控的同一侧,靠近主控IC。

(2)布局时尽量使电容分支短(目的:减小寄生电容)。

(3)晶振电路一般采用π形滤波形式,放置在晶振的前面。

(4)走线采取类差分走线。

(5)晶体走线需加粗处理:8~12mil。晶振按照普通单端阻抗线走线即可。

(6)对信号采取包地处理,每隔50mil放置一个屏蔽地过孔。

(7)晶体晶振本体下方所有层原则上不准许走线,特别是关键信号线(晶体晶振为干扰源)。

(8)不准许出现Stub线头,防止天线效应,出现额外的干扰。

摘自《ALTIUM DESIGNER 17 电子设计速成实战宝典》